??日前，麻省理工学院（MIT）的钻研员将在驰名的国际固态电路会议（ISSCC）上展示一款选取德州仪器（TI）先进65纳米CMOS工艺造作的超低功耗（ULP）256kb静态随机存取存储器（SRAM）测试器件。该款SRAM专为要求高机能、低功耗的电池供电设备开发而成，可能提供业界最低的电压，并且设计人怨佚在思考为该产品选取TI的SmartReflex电源治理技术来耽搁移动产品的电池使用寿命。

??与0.6V的6T对应产品相比，0.4V亚阈值的SRAM的泄漏功率降低了2.25倍。256kb SRAM利用TI 65纳米工艺实现了更幼巧的表形，每个位单元（bitcell）蕴含10颗晶体管，使工作电压可能降至400mV。

??MIT的Anantha P.Chandrakasan教授指出："超低功耗工作对很多新兴贸易和军事利用而言都是至关沉要的。MIT钻研生利用TI与DARPA的资金开发出了选取65纳米CMOS工艺的超低电压逻辑与存储器电路，工作电压低于400mV。供电电压能降到如此低的水平，这对进展能耗最低的利用至关沉要，同时能实现超动态的电压缩放（U-DVS)。ULP技术的主张就是大幅降低功耗，同时尽可能减幼对系统机能的影响。

??MIT的亚阈值电路钻研组

??SRAM开发是针对电池供电设备推出超低功耗（ULP）逻辑和存储器打算的一部门，成立在TI与MIT多年合作的基础之上，并由美国国防高级钻研打算局（DARPA）提供部门资金。该合作项目致力于节约有限电力，使电压降至亚阈值，并确保实现超低功耗与高机能。此表，开发存储器
？楹吐呒肟啬Ｊ降缭矗⊿MPS）等其它职能也属于该项目领域。

??MIT的工作蕴含分析给定系统的最幼功耗点，凭据亚阈值电路的功耗特点进行建模，以及电路类型与架构的开发等。MIT以新兴利用为沉点钻研对象，由于能源效能的沉要性对这些利用来说大大超过了传统的速度需要。

??扩大Smart Reflex技术

??MIT与TI结合开发的SRAM器件成立在TI先进的65纳米工艺基础之上，其集成的多种技术可能充分满足业界日益增长的低功耗要求。多媒体及其他高级职能对处置能力的要求不休提高，同时逐步降低功耗并节造散热也变得至关沉要，这对无线利用而言尤为如此。TI解决规划是Smart Reflex动态电源治理技术，这种技术可凭据用户需要自动调节电源电压，从而有助于节造功耗。

??Smart Reflex技术通过监控电路速度能够动态地调节电压，以便在不降低系统机能的情况下正确地满足机能要求。因而，对于每一种工作频率而言，我们都能恰到益处地选取最低的功率，这就耽搁了电池的使用寿命，并降低了设备产生的热量。Smart Reflex技术可能将256kb SRAM的电压调节至亚阈值，这进一步突显和扩大了其壮大的职能。

??TI高级钻研员兼TI无线芯片技术中心总监Uming Ko博士指出："在MIT世界级的钻研工作中，以及在对未来移动SoC产品意思深远的ULP设计技术方面，TI阐扬了自身的作用，并因而深感高慢。TI将在未来移动SoC设计中充分利用这些技术，进一步加大推出新型无线娱乐、通讯及衔接职能的力度，实现更高的质量、更长的移动设备工作功夫以及更杰出的用户履历。

??关于TI 65纳米工艺

??TI先进的65纳米工艺技术于去年12月通过质量认证并起头投入量产。TI 65纳米工艺可在更紧凑的空间内实现更强的处置能力，同时不会导致功耗增长。TI率先在业界实现65纳米工艺技术的量产，面向蕴含无线通讯领域等在内的各类指标市场大量推出产品。

??TI首吓宗2004年早些时辰泄漏了其工艺技术，并于2005年3月颁发推出无线数字基带处置器的样片。与TI 90纳米工艺相比，该工艺技术使晶体管的密度增长了一倍，职能相当的设计占用面积缩幼了一半，而晶体管机能却实现了高达40%的显著提升。此表，TI 65纳米工艺还大幅降低了空闲状态下晶体管的漏电流功耗，同时在"片上系统"（SoC）结构中集成了上亿个晶体管以支持仿照和数字职能。